2014DG12b25MSPS011 CMOS Image Sensor

Abstract

본 설계에서는 CMOS 이미지 센서(CIS)에서 고속 동작을 위하여 기존의 single slope ADC(SS-ADC)가 아닌 Three step single slope ADC(TS-ADC)을 제안한다. 제안하는 CIS는 픽셀 어레이, 컬럼 ADC, 메모리 등으로 구성된다. 픽셀 어레이는 QVGA급을 만족하기 위해 320×240 개로 이루어져 있으며, 설계된 TS-ADC는 12-bit 해상도를 갖는다. 제안하는 TS-ADC는 Coarse, Mid, Fine의 세 구간의 ramp신호마다 비교기에서 비교된 값을 가져와 12-bit의 디지털 값을 출력한다. 각각의 ramp 구간을 이용하기 때문에 기존의 SS-ADC보다 고해상도에서 A/D 변환속도가 현저히 증가 되었다. 제안한 CIS 칩은 0.11㎛ CIS 공정으로 제작되었으며 5.0um 크기의 4TR non-shared active pixel sensor를 사용하였다. TS-ADC에서 각각의 ramp구간의 A/D 변환과정이 필요한데, 이를 위해 4input comparator를 사용하였다. 또 layout시 아날로그 블록과 디지털 블록을 각각 Guard-ring으로 분리시켜 신호의 간섭을 최소화 하였다. 또한 Capacitor를 지나는 Metal Line을 제거하여 Capacitor와 Metal Line간의 간섭이 발생하지 않도록 레이아웃 하였다.