비대칭 이득증폭 단위셀을 이용한 2-13 GHz 양방향 증폭기

Abstract

본 논문에서는 이득증폭 비대칭 셀 구조가 결합된 양방향 증폭기 (BDGA) 를 제안한다. 기존의 분산 증폭기 (DA) 설계는 덧셈 이득 메커니즘으로 인한 이득 제한을 보여 주지만, 제안된 구조는 2 개의 BDGA 캐스케이드로 인한 곱셈 이득 메카니즘으로부터 향상된 이득을 얻는다. 또한 BDGA의 출력 전력과 증폭기 이득을 동시에 개선하기 위해서 공통 소스 (CS) 와 캐스코드 (Cascode)가 병렬로 구성되도록 단위 이득 셀을 비대칭으로 구현하였다. 제안된 회로 구조는 표준 0.18 μm CMOS로 제작되었는데, 측정 결과 10.3 dB의 전력 이득을 가지며, 3-dB 대역폭은 2-13GHz 범위를 커버한다. 측정된 출력 P1dB는 10 GHz에서 8.6 dBm이며, 포화 출력전력은 12.2 dBm이다. 구현된 광대역 양방향 증폭기는 1.8 V 전원전압에서 55 mA의 전류를 소비하며 2.2×1.3mm2의 칩 면적을 차지한다.