Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
HEVC 용 고속 인트라 예측 VLSI 구현High-Speed Intra Prediction VLSI Implementation for HEVC
- Other Titles
- High-Speed Intra Prediction VLSI Implementation for HEVC
- Issue Date
- Nov-2016
- Publisher
- 한국통신학회
- Keywords
- HEVC; Intra prediction; Hardware; Architecture; VLSI; Pipeline
- Citation
- 한국통신학회논문지, v.41, no.11, pp 1502 - 1506
- Pages
- 5
- Indexed
- KCI
- Journal Title
- 한국통신학회논문지
- Volume
- 41
- Number
- 11
- Start Page
- 1502
- End Page
- 1506
- ISSN
- 1226-4717
2287-3880
- Abstract
- HEVC (High Efficiency Video Coding)는 최근에 제안된 비디오 압축 표준으로서 이전의 비디오 압축 표준보다 두 배 이상의 부호화 효율을 가진다. 다양한 종류의 인트라 예측 블록과 모드는 HEVC의 높은 압축 성능과연산 복잡도 증가의 주요 요인이다. 본 논문은 파이프라인과 인터리빙 기술을 사용하여 하드웨어 자원의 요구조건을 줄이는 반면 효율과 성능은 향상시킨 HEVC 용 인트라 예측 하드웨어 구조를 제시한다.
- Files in This Item
- There are no files associated with this item.
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Related Researcher
- Hong, You Pyo
- College of Engineering (Department of Electronics and Electrical Engineering)