2014DG10bit2MSps018 CMOS Image Sensor

초록

본 설계에서는 CMOS 이미지 센서(CIS)에서 고속 동작을 위하여 기존의 single slope ADC(SS-ADC)와는 다른 구조의 Cyclic ADC을 제안한다. 제안하는 CIS는 픽셀 어레이, 컬럼 ADC, 메모리 등으로 구성된다. 픽셀 어레이는 QCIF 급인 172X144 만족하며 픽셀의 크기는 2.2um이다. 컬럼 ADC의 구조는 간단하면서도 고속 동작이 가능한 Cyclic ADC를 적용하였으며, 설계된 Cyclic ADC는 10-bit 해상도를 갖도록 하여 CIS에서 1024의 그레이 레벨 표현이 가능하도록 하였다. 또한 Cyclic ADC는 Pipelined 형식을 사용하고 있으며 1.5bit ADC와 DAC를 사용하여 comparator의 error를 현저하게 줄였다. Digital memory cell과 Analog memory cell을 분리하고 column의 외부에 배치함으로써 Layout 면적을 줄였다. 제안한 CIS 칩은 0.18㎛ CIS 공정으로 제작되었으며 2.2um 크기의 4TR active pixel sensor를 사용하였다.