ScholarWorks@동국대학교

상세 보기

EEPL을 사용한 저전력 108-bit 조건합 가산기의 설계

제목
EEPL을 사용한 저전력 108-bit 조건합 가산기의 설계
저자
송민규
발행일
1999-11-27
학회명
대한전자공학회 1999 추계종합학술대회
개최지
성균관대(수원)
개최국가
대한민국
학회 개최일
1999-11-27

ScholarWorks@동국대학교

04620 서울특별시 중구 필동로 1길 30 동국대학교 Tel. 02-2260-3114

COPYRIGHT © 동국대학교 All Rights Reserved.

Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.

You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.