상세 보기
HEVC 용 고속 인트라 예측 VLSI 구현
High-Speed Intra Prediction VLSI Implementation for HEVC
- 조현수;
- 홍유표;
- 장한별
초록
HEVC (High Efficiency Video Coding)는 최근에 제안된 비디오 압축 표준으로서 이전의 비디오 압축 표준보다 두 배 이상의 부호화 효율을 가진다. 다양한 종류의 인트라 예측 블록과 모드는 HEVC의 높은 압축 성능과연산 복잡도 증가의 주요 요인이다. 본 논문은 파이프라인과 인터리빙 기술을 사용하여 하드웨어 자원의 요구조건을 줄이는 반면 효율과 성능은 향상시킨 HEVC 용 인트라 예측 하드웨어 구조를 제시한다.
키워드
HEVC; Intra prediction; Hardware; Architecture; VLSI; Pipeline
- 제목
- HEVC 용 고속 인트라 예측 VLSI 구현
- 제목 (타언어)
- High-Speed Intra Prediction VLSI Implementation for HEVC
- 저자
- 조현수; 홍유표; 장한별
- 발행일
- 2016-11
- 저널명
- 한국통신학회논문지
- 권
- 41
- 호
- 11
- 페이지
- 1502 ~ 1506
- 언어
- KOR
- 출판사
- 한국통신학회
- 발행국가
- 대한민국
- 분량
- 5 페이지
- ISSN
- E 2287-3880
P 1226-4717