ScholarWorks@동국대학교

상세 보기

패스트랜지스터 로직을 이용한 저전력 고속 54 X 54-bit 곱셈기

제목
패스트랜지스터 로직을 이용한 저전력 고속 54 X 54-bit 곱셈기
저자
송민규
발행일
1999-05-08
학회명
1999년도 대한전자공학회 CAD 및 VLSI 설계연구회 학술발표대회
개최지
성균관대(수원)
개최국가
대한민국
학회 개최일
1999-05-08 ~ 1999-05-08

ScholarWorks@동국대학교

04620 서울특별시 중구 필동로 1길 30 동국대학교 Tel. 02-2260-3114

COPYRIGHT © 동국대학교 All Rights Reserved.

Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.

You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.