전류 검출기

Abstract

본 발명은 DC-DC 전압 변환을 하는 벅 컨버터 (buck converter) 에서 인덕터 전류의 최대 값을 제한하기 위한 전류 검출기에 관한 것이다. 최근 벅 컨버터는 시스템의 소모 전력 효율을 높이기 위하여 DSP 와 같은 디지털 시스템 뿐만 아니라 ADC, DAC 및 유무선 통신 시스템 등과 같은 아날로그 회로와 디지털 회로가 함께 있는 혼성 모드 시스템에도 사용되고 있다. 벅 컨버터는 일반적으로 PMOS 파워 트랜지스터, NMOS 파워 트랜지스터, 인덕터, 캐패시터, PWM 조정기, 데드타임 버퍼, 에러 증폭기, 비교기 및 오실레이터로 구성되며, 인덕터 전류의 최대 값을 제한하기 위하여 PMOS 파워 트랜지스터에 흐르는 전류를 검출하는 전류 검출기가 추가적으로 사용되기도 한다. 따라서, 벅 컨버터의 전력 효율을 높이기 위해서는 전류 검출기가 소모하는 전류를 줄이는 것이 중요하다. 종래의 전류 검출기는 PMOS 파워 트랜지스터 (PMOS power transistor) 에 흐르는 전류를 검출하기 위하여 폐 회로 루프 (closed loop) 를 사용함으로써, 전류 소모가 많은 연산 증폭기 (operational amplifier) 가 필요하고, 따라서 전력 소모 측면에서 비 효율적인 문제가 있다. 이와 같은 문제점을 감안한 본 발명은 PMOS 파워 트랜지스터 (PMOS power transistor) 에 흐르는 전류를 검출하기 위하여 개 회로 루프 (open loop) 를 사용함으로써, 전류 소모가 많은 연산 증폭기가 필요 없고, 따라서 구조가 간단하고 전력 소모 측면에서 보다 효율적인 전류 검출기를 제공하는 목적이 있다.