바이너리 위상 검출기를 포함하는 클럭 및 데이터 복원 회로

Abstract

본 발명은 고속 직렬통신 등을 위한 클럭 및 데이터 복원회로 (clock and data recovery circuit) 에 관한 것으로서, 특히 바이너리 위상 검출기 (binary phase detector) 의 비선형 위상 검출기 이득 (nonlinear phase detector gain) 으로 인하여 발생하는 수신 데이터의 지터 트래킹 (jitter tracking) 시 슬루잉(slewing) 문제를 해결하는 것을 목적으로 하는 클럭 및 데이터 복원 회로에 관한 것이다. 종래의 바이너리 위상 검출기 (binary phase detector) 를 사용하는 클럭 및 데이터 복원회로는 위상 검출기 이득의 비선형 특성으로 인하여, 클럭 및 데이터 복원회로가 수신 데이터의 지터를 트래킹 (jitter tracking) 할 때 슬루잉(slewing) 문제가 발생하여 클럭 및 데이터 복원회로의 지터 톨러런스 (jitter tolerance) 성능이 제한되었다. 이와 같은 문제점을 감안한 본 발명의 클럭 및 데이터 복원회로는 종래의 클럭 및 데이터 복원회로와 달리 새로이 제안하는 홀수 개의 바이너리 위상 검출기 (binary phase detector) 들과 동수의 챠지펌프들을 사용하여 구현함으로써, 수신 데이터와 복원된 클럭간의 위상 차이가 클 경우 보다 큰 챠지펌프 전류를 루프 필터에 흐르게 하여 지터 트래킹 (jitter tracking) 시 슬루잉 (slewing) 문제를 완화하고 클럭 및 데이터 복원회로의 지터 톨러런스 (jitter tolerance) 성능을 향상시키는 장점을 가지고 있다.